最近，微電子所的EDA中心針對后摩爾時代的器件-電路協(xié)同設(shè)計需求，集中精力研究界面量子輸運、邏輯單元互連以及非傅立葉傳熱建模等問題，在二維存儲器和先進邏輯器件TCAD仿真領(lǐng)域取得了一系列進展。這些成果已經(jīng)發(fā)表在IEEE Electron Device Letters和IEEE Transactions on Electron Devices上。

二維材料閃存技術(shù)旨在實現(xiàn)高速、低功耗的非易失性存儲，但其亞納秒編程機制尚未完全明確。微電子所與復(fù)旦大學(xué)合作，建立了一個含時量子輸運模擬框架，成功復(fù)現(xiàn)了亞納秒編程特性，并揭示了熱載流子的聚集、隧穿和轉(zhuǎn)移過程，為界面與勢壘優(yōu)化提供了理論依據(jù)。相關(guān)成果以“從初態(tài)量子輸運模擬高速2D閃存”為題發(fā)表在IEEE Electron Device Letters上；微電子所的博士研究生賈云天是該論文的第一作者，微電子所的徐勤志研究員、李志強研究員和復(fù)旦大學(xué)的陸葉教授是論文的共同通訊作者。

CFET技術(shù)通過垂直堆疊提高邏輯密度，但底部器件引出和信號互連會帶來額外的面積和寄生開銷。微電子所提出了一種新型混合溝道互連集成架構(gòu)方案和協(xié)同優(yōu)化流程，為源漏通孔和信號互連預(yù)留了空間，實現(xiàn)了上下器件漏端的直接接觸，減少了繞線和單元面積。這項成果以“新型混合溝道互補FET（HC-CFET）及互連方案的仿真設(shè)計”為題發(fā)表在IEEE Transactions on Electron Devices上；微電子所的博士研究生何浩是論文的第一作者，微電子所的徐勤志研究員和浙江大學(xué)的吳振華教授是論文的共同通訊作者。

隨著器件微縮和三維堆疊技術(shù)的發(fā)展，自熱問題變得更加突出，傳統(tǒng)的傅立葉模型難以準確描述納米尺度的瞬態(tài)熱輸運。微電子所建立了非傅立葉瞬態(tài)熱模型，揭示了傅立葉模型的局限性，并提出了通過調(diào)控金屬連接結(jié)構(gòu)來降低熱點溫度的方法。這項成果以“先進納米晶體管的瞬態(tài)熱模型：CFET案例研究”為題發(fā)表在IEEE Transactions on Electron Devices上；微電子所的博士研究生安昆龍是論文的第一作者，微電子所的徐勤志研究員和李志強研究員是論文的共同通訊作者。

上述研究得到了中國科學(xué)院戰(zhàn)略性先導(dǎo)科技專項（A類）、國家重點研發(fā)計劃、國家自然科學(xué)基金、國家科技重大專項和中國科學(xué)院青年交叉團隊等項目的支持。