眾所周知，隨著iPhone15的到來，全球第一顆3nm的手機(jī)芯片A17 Pro也與大家見面了。

雖然這顆芯片發(fā)布后，被大家吐槽，稱CPU、GPU提升太少，只有NPU提升很大。但不可否認(rèn)的是，與安卓芯片相比，蘋果的A17芯片已經(jīng)是足夠領(lǐng)先了，至少領(lǐng)先安卓芯片2代。

不出意外的話，接下來高通、聯(lián)發(fā)科會(huì)迅速推出3nm的手機(jī)芯片，然后三星也有可能跟進(jìn)，推出3nm的手機(jī)芯片來。

那么也有很多人就要問了，如何判定一顆芯片是3nm的？芯片中，哪一個(gè)重要參數(shù)，代表著3nm？還是說3nm芯片，是隨便晶圓廠們說的，它說是3nm就是3nm，說是5nm就是5nm？

事實(shí)上，你還真是說對(duì)了，現(xiàn)在的3nm芯片中，沒有一個(gè)關(guān)鍵參數(shù)是3nm，現(xiàn)在的3nm、5nm什么的，還真是營(yíng)銷游戲，晶圓廠們說了算。

事實(shí)上，在130nm之前的時(shí)候，芯片多少納米，是指金屬半節(jié)距（metal half-pitch）是多少納米，或柵極長(zhǎng)度（gate length）多少納米。

并且是每一代工藝進(jìn)步后，柵極長(zhǎng)度和金屬半節(jié)距通常都會(huì)縮小30%，使得晶體管密度增加一倍，面積減半。

但后來，晶圓廠們一味縮小柵級(jí)長(zhǎng)度，導(dǎo)致在130nm時(shí)，實(shí)際只有70nm的柵極長(zhǎng)度，這個(gè)工藝與柵極長(zhǎng)度脫節(jié)了。

再后來，柵極長(zhǎng)度又落后于工藝，因?yàn)楣に嚥粩嗲斑M(jìn)后，柵極長(zhǎng)度無法不斷的每一代縮小30%。

后來科學(xué)家們，又引入了一個(gè)新的命名法，叫做接觸柵間距，指一個(gè)晶體管柵極到另一個(gè)晶體管柵極之間的最小距離，其一半距離就代表芯片工藝。

不過這個(gè)命名法，損害了晶圓廠的利益，因?yàn)檫@個(gè)接觸柵間距縮小太難了，所以后來晶圓廠們，就不再管柵極長(zhǎng)度、金屬半節(jié)距、接觸柵間距等。

直接按照自己的前進(jìn)腳步，自己給自己的工藝取名聲，所以我們看到在進(jìn)入10nm后，幾家廠商的工藝，明顯不一樣了，大家晶體管密度完全不一樣。

臺(tái)積電、三星的7nm，等于英特爾的10nm。而臺(tái)積電的5nm等于三星的3nm、intel的7nm。

由此可見，多少納米工藝，在各個(gè)晶圓廠的定義是不一樣的，要是大家定義都一樣，那么晶體管密度理論上也應(yīng)該是一樣的。

不過我們，還是可以按照接觸柵間距的一半距離，來給臺(tái)積電的芯片套用一下，看看實(shí)際是是多少納米工藝。

而按照媒體的披露，臺(tái)積電的7nm工藝時(shí)，其接觸柵極間距（Contacted Poly Pitch，CPP）為54nm，意味著工藝實(shí)際應(yīng)該是27nm左右。

而5nm時(shí)，其CPP為51nm，實(shí)際應(yīng)該是25nm左右，而3nm時(shí)，CPP值為45nm，實(shí)際應(yīng)該是22nm。

以上說法，僅供參考，畢竟現(xiàn)在也沒有人用這個(gè)接觸柵間距的一半距離，來給芯片工藝命名，所以就見仁見智吧。

但大家還是要明白一個(gè)道理，那就是現(xiàn)在的多少納米，還真是晶圓廠們自己命名的，想怎么叫，也是晶圓廠們自己的權(quán)力。