泰瑞達(dá)宣布，憑借對(duì)臺(tái)積電3DFabric?測(cè)試的貢獻(xiàn)，泰瑞達(dá)榮獲2025年臺(tái)積電Open Innovation Platform?（OIP）年度合作伙伴大獎(jiǎng)。這項(xiàng)殊榮彰顯了泰瑞達(dá)、臺(tái)積電及更廣泛OIP生態(tài)系統(tǒng)之間的緊密合作關(guān)系。

通過臺(tái)積電OIP 3DFabric聯(lián)盟，泰瑞達(dá)與全球領(lǐng)先的半導(dǎo)體代工廠臺(tái)積電深度合作，率先研發(fā)出針對(duì)芯粒及臺(tái)積電CoWoS?先進(jìn)封裝技術(shù)的多裸片測(cè)試方法。該方法顯著提升芯片點(diǎn)亮效率與測(cè)試質(zhì)量，標(biāo)志著半導(dǎo)體行業(yè)向芯粒架構(gòu)轉(zhuǎn)型過程中的關(guān)鍵里程碑。

泰瑞達(dá)半導(dǎo)體測(cè)試事業(yè)部總裁Shannon Poulin表示：“泰瑞達(dá)高度認(rèn)同臺(tái)積電Open Innovation Platform所倡導(dǎo)的開放協(xié)作生態(tài)理念，期待繼續(xù)深化合作以推動(dòng)創(chuàng)新，為客戶創(chuàng)造卓越價(jià)值。泰瑞達(dá)在UCIe、GPIO及SSN測(cè)試解決方案上的戰(zhàn)略投資，實(shí)現(xiàn)對(duì)裸片間接口的可擴(kuò)展、高質(zhì)量測(cè)試。對(duì)客戶而言，這意味著在要求嚴(yán)苛的AI與云數(shù)據(jù)中心應(yīng)用中，復(fù)雜3D IC能更快產(chǎn)生收益。”

泰瑞達(dá)擁有全面的半導(dǎo)體與電子測(cè)試設(shè)備組合，覆蓋所有測(cè)試場(chǎng)景，支持當(dāng)今高性能器件與新興芯片架構(gòu)；本次獲獎(jiǎng)的創(chuàng)新方法，能在晶圓分類或芯片探針測(cè)試階段，通過UCIe裸片間接口實(shí)現(xiàn)高速掃描測(cè)試。提升UCIe接口的高速測(cè)試覆蓋率可以減少缺陷漏檢、優(yōu)化整體質(zhì)量成本，并縮短這類用于AI與云數(shù)據(jù)中心的復(fù)雜3D半導(dǎo)體的上市時(shí)間。

臺(tái)積電生態(tài)系統(tǒng)與聯(lián)盟管理部主任Aveek Sarkar表示：“感謝泰瑞達(dá)為OIP生態(tài)系統(tǒng)所做的貢獻(xiàn)，其推動(dòng)的創(chuàng)新有效提升芯片點(diǎn)亮效率與測(cè)試質(zhì)量。我們與泰瑞達(dá)等OIP生態(tài)系統(tǒng)伙伴長(zhǎng)期合作，助力客戶借助高性能、高能效計(jì)算領(lǐng)域的創(chuàng)新加速AI技術(shù)普及，同時(shí)依托測(cè)試工具與方法大幅縮短產(chǎn)品上市周期?！?/span>

該獎(jiǎng)項(xiàng)于“2025年臺(tái)積電北美OIP生態(tài)系統(tǒng)論壇”上宣布。本屆論壇匯聚臺(tái)積電的半導(dǎo)體設(shè)計(jì)合作伙伴與客戶，重點(diǎn)展示生態(tài)系統(tǒng)如何借助AI的巨大潛力，為臺(tái)積電先進(jìn)制程與封裝技術(shù)打造下一代設(shè)計(jì)解決方案。