NY8A051D   6 I/O 8-bit EPROM-Based MCU

1. 概述

        NY8A051D是以EPROM作為記憶體的 8 位元微控制器，專為多IO產(chǎn)品的應(yīng)用而設(shè)計(jì)，例如遙控器、風(fēng)扇/燈光控制或是遊樂器周邊等等。採(cǎi)用CMOS製程並同時(shí)提供客戶低成本、高性能等顯著優(yōu)勢(shì)。NY8A051D核心建立在RISC精簡(jiǎn)指令集架構(gòu)可以很容易地做編輯和控制，共有 55 條指令。除了少數(shù)指令需要 2 個(gè)時(shí)序，大多數(shù)指令都是 1 個(gè)時(shí)序即能完成，可以讓使用者輕鬆地以程式控制完成不同的應(yīng)用。因此非常適合各種中低記憶容量但又複雜的應(yīng)用。在I/O的資源方面，NY8A051D有 6 根彈性的雙向I/O腳，每個(gè)I/O腳都有單獨(dú)的暫存器控制為輸入或輸出腳。而且每一個(gè)I/O腳位都有附加的程式控制功能如上拉或下拉電阻或開漏極(Open-Drain) 輸出。此外針對(duì)紅外線搖控的產(chǎn)品方面，NY8A051D內(nèi)建了可選擇頻率的紅外載波發(fā)射口。

     NY8A051D有兩組計(jì)時(shí)器，可用系統(tǒng)頻率當(dāng)作一般的計(jì)時(shí)的應(yīng)用或者從外部訊號(hào)觸發(fā)來計(jì)數(shù)。另外NY8A051D提供 1組 8 位元解析度的PWM輸出或者蜂鳴器輸出，可用來驅(qū)動(dòng)馬達(dá)、LED、或蜂鳴器等等。

     NY8A051D採(cǎi)用雙時(shí)鐘機(jī)制，高速振盪或者低速振盪都由內(nèi)部RC振盪輸入。在雙時(shí)鐘機(jī)制下，NY8A051D可選擇多種工作模式如正常模式(Normal)、慢速模式(Slow mode)、待機(jī)模式(Standby mode) 與睡眠模式(Halt mode)可節(jié)省電力消耗延長(zhǎng)電池壽命。在省電的模式下如待機(jī)模式(Standby mode)與睡眠模式(Halt mode)中，有多種事件可以觸發(fā)中斷喚醒NY8A051D進(jìn)入正常操作模式(Normal) 或 慢速模式(Slow mode) 來處理突發(fā)事件。

1.1 功能

? 寬廣的工作電壓：(指令週期為 4 個(gè)CPU clock，亦即 4T模式)

? 2.0V ~ 5.5V @系統(tǒng)頻率≦8MHz。

? 2.2V ~ 5.5V @系統(tǒng)頻率＞8MHz。

? 寬廣的工作溫度：-40°C ~ 85°C。

? 1Kx14 bits EPROM。

? 48 bytes SRAM。

? 6 根可分別單獨(dú)控制輸入輸出方向的I/O腳(GPIO)、PB[5:0]。

? PB[3:0]可選擇輸入時(shí)使用內(nèi)建下拉電阻。

? PB[5:4]及PB[2:0]可選擇上拉電阻或開漏極輸出(Open-Drain)。

? PB[3]可選擇當(dāng)作輸入或開漏極輸出(Open-Drain)。

? 8 層程式堆棧(Stack)。

? 存取資料有直接或間接定址模式。

? 一組 8 位元上數(shù)計(jì)時(shí)器(Timer0)包含可程式化的頻率預(yù)除線路。

? 一組 8 位元下數(shù)計(jì)時(shí)器(Timer1)可選重複載入或連續(xù)下數(shù)計(jì)時(shí)。

? 一個(gè) 8 位元的脈衝寬度調(diào)變輸出(PWM1)。

? 一個(gè)蜂鳴器輸出(BZ1)。

? 38/57KHz紅外線載波頻率可供選擇，同時(shí)載波之極性也可以根據(jù)數(shù)據(jù)作選擇。

? 內(nèi)建上電復(fù)位電路(POR)。

? 內(nèi)建低壓復(fù)位功能(LVR)。

? 內(nèi)建看門狗計(jì)時(shí)(WDT)，可由程式韌體控制開關(guān)。

? 雙時(shí)鐘機(jī)制，系統(tǒng)可以隨時(shí)切換高速振盪或者低速振盪。

? 高速振盪: I_HRC (1~20MHz內(nèi)部高速RC振盪)

? 低速振盪: I_LRC (內(nèi)部 32KHz低速RC振盪)

? 四種工作模式可隨系統(tǒng)需求調(diào)整電流消耗：正常模式(Normal)、慢速模式(Slow mode)、待機(jī)模式(Standby

mode) 與 睡眠模式(Halt mode)。

? 五種硬體中斷：

? Timer0 溢位中斷。

? Timer1 借位中斷。

? WDT 中斷。

? PB 輸入狀態(tài)改變中斷。

? 外部中斷輸入。

? NY8A051D在待機(jī)模式(Standby mode)下的五種喚醒中斷：

? Timer0 溢位中斷。

? Timer1 借位中斷。

? WDT 中斷。

? PB 輸入狀態(tài)改變中斷。

? 外部中斷輸入。

? NY8A051D在睡眠模式(Halt mode)下的三種喚醒中斷：

? WDT 中斷。

? PB 輸入狀態(tài)改變中斷。

? 外部中斷輸入。

1.2 框架圖

2. Memory Organization

NY8A051D memory is divided into two categories: one is program memory and the other is data memory.

2.1 Program Memory

The program memory space of NY8A051D is 1K words. Therefore, the Program Counter (PC) is 10-bit wide in  order to address any location of program memory. Some locations of program memory are reserved as interrupt entrance. Power-On Reset vector is located at  0x000. Software interrupt vector is located at 0x001. Internal and external hardware interrupt vector is located  at 0x008. NY8A051D provides instruction CALL, GOTOA, CALLA to address 256 location of program space. NY8A051D provides instruction GOTO to address 512 location of program space. NY8A051D also provides instructions  LCALL and LGOTO to address any location of program space. When a call or interrupt is happening, next ROM address is written to top of the stack, when RET, RETIA or  RETIE instruction is executed, the top of stack data is read and load to PC. NY8A051D program ROM address 0x3FE~0x3FF are reserved space, if user tries to write code in these  addresses will get unexpected false functions. NY8A051D program ROM address 0x00E~0x00F are preset rolling code can be released and used as normal  program space.

2.2 Data Memory

According to instructions used to access data memory, the data memory can be divided into three kinds of

categories: one is R-page Special-function Register (SFR) + General Purpose Register (GPR), another is

F-page SFR and the other is S-page SFR. GPR are made of SRAM and user can use them to store variables

or intermediate results.

R-page data memory is divided into 4 banks and can be accessed directly or indirectly through a SFR register

which is File Select Register (FSR). FSR[7:6] are used as Bank register BK[1:0] to select one bank out of the 4

banks.

R-page register can be divided into addressing mode: direct addressing mode and indirect addressing mode.

The indirect addressing mode of data memory access is described in the following graph. This indirect

addressing mode is implied by accessing register INDF. The bank selection is determined by FSR[7:6] and the

location selection is from FSR[5:0].

3、Website：www.baitaishengshi.com