為解決 AI 芯片長期面臨的“存儲牆”困境，半導(dǎo)體封裝業(yè)界正積極討論新一代設(shè)計方案，將 GPU 或 ASIC 計算單元與高頻寬存儲（HBM）分離封裝，再通過光學(xué)互連技術(shù)加以串接，藉此突破現(xiàn)行架構(gòu)的物理限制，大幅擴(kuò)充 HBM 的安裝數(shù)量。

根據(jù)《ZDNet》報道，盡管每一代 GPU 的計算性能持續(xù)大幅躍升，但存儲的資料供給速度卻遠(yuǎn)遠(yuǎn)落后。HBM 雖提供了更寬的資料通道，但面對 AI 計算需求的爆炸性增長，頻寬與傳輸速度仍捉襟見肘。

隨著 HBM 堆疊層數(shù)從 12 層、16 層邁向 20 層以上，垂直堆疊技術(shù)已逼近臨界點(diǎn)，工藝難度呈指數(shù)級攀升，JEDEC 固態(tài)技術(shù)協(xié)會甚至已放寬 HBM 高度規(guī)范以應(yīng)對需求。

然而，更根本的瓶頸在于空間。在 2.5D 封裝架構(gòu)下，GPU 芯片周邊可容納 HBM 的面積成為關(guān)鍵限制條件，使可配置的 HBM 數(shù)量受到物理空間約束。隨著現(xiàn)有封裝周邊空間逐漸被用盡，GPU 周圍已難以再容納更多 HBM 模組。

為打破這一困境，業(yè)界提出將 HBM 安置于距離 GPU 數(shù)公分之處，採環(huán)形排列于 GPU 周圍，或在電路板中央設(shè)立獨(dú)立的 HBM 區(qū)域，再透過光學(xué)芯片連接兩者。

由于光芯片傳輸速度遠(yuǎn)超電芯片，即便物理距離拉長，也不會造成明顯的延遲損耗，卻能徹底掙脫芯片邊長對 HBM 數(shù)量的束縛。

一位韓國大型存儲廠商的研究人員向 ZDNet 透露：“我們目前正努力擴(kuò)展 HBM 的頻寬與容量，同時也在與客戶討論如何透過光連接克服 GPU 的空間限制，以安裝更多 HBM。”

他表示，相關(guān)討論涵蓋多種方案，從充分利用 GPU 周邊空間，到將 HBM 完全隔離至 GPU 基板下方皆有涉及，后者需要顯著擴(kuò)大主板尺寸并調(diào)整整體形態(tài)，目前已與 GPU 廠商展開討論，但這些仍屬下一代 AI 加速器的前期研究，尚未定案。

光學(xué)互連的構(gòu)想已有具體技術(shù)成果可循。在 2025 年的 Hot Chips 大會上，Celestial AI 展示了其光子互連模組，可使用光芯片連接下一代大規(guī)模 GPU 與加速器中的各芯片，并將光學(xué)介面布置于 ASIC 芯片之間，把周邊空間留給 HBM 的電氣界面。

一位全球 OSAT 封裝廠高層表示，光學(xué)互連已是明確趨勢，問題僅在時機(jī)。他預(yù)判技術(shù)落地將由大到小逐步推進(jìn)，先從機(jī)架間、伺服器間導(dǎo)入光學(xué)連接，再進(jìn)入單板內(nèi)的芯片間光互連，并指出目前研發(fā)速度相當(dāng)快，芯片間光互連的實現(xiàn)時間點(diǎn)或許并不遙遠(yuǎn)。

不過，技術(shù)挑戰(zhàn)同樣不容小覷。一位韓國共同封裝光學(xué)（CPO）元件開發(fā)業(yè)者指出，GPU 與 HBM 之間的光學(xué)互連，雖與資料中心伺服器間的光通訊原理相同，但必須將原本用于大型設(shè)備的光電轉(zhuǎn)換技術(shù)縮小至芯片級別，“光學(xué)元件需要做得更小、整合度更高，技術(shù)難度也更大。”