金屬薄膜的沉積精度直接決定了器件性能的天花板。而金屬鉬（Mo）薄膜的低電阻、高均勻、易量產(chǎn)工藝一直是行業(yè)難題。

近日，九峰山實(shí)驗(yàn)室化合物半導(dǎo)體中試平臺(tái)-工藝平臺(tái)深度聯(lián)動(dòng)國(guó)產(chǎn)原子層沉積（ALD）設(shè)備廠商，實(shí)現(xiàn)了ALD Mo工藝新突破——以穩(wěn)定、高效的MoCl?O?原料為前驅(qū)體，在400℃下制備出高性能金屬鉬薄膜，這是國(guó)內(nèi)首次基于8英寸平臺(tái)實(shí)現(xiàn)該工藝的開(kāi)發(fā)。

作為實(shí)驗(yàn)室在化合物半導(dǎo)體根技術(shù)領(lǐng)域的重要突破，該工藝在電阻率、均勻性、臺(tái)階覆蓋率等關(guān)鍵指標(biāo)上達(dá)到量產(chǎn)要求，對(duì)化合物半導(dǎo)體器件性能提升具有底層支撐作用，為國(guó)產(chǎn)設(shè)備與自主工藝的協(xié)同創(chuàng)新提供了可行樣本。

工藝平臺(tái)薄膜團(tuán)隊(duì)工程師操作ALD機(jī)臺(tái)進(jìn)行工藝調(diào)試與優(yōu)化

金屬M(fèi)o：小尺寸芯片的理想選擇

隨著半導(dǎo)體器件尺寸的不斷縮小，傳統(tǒng)互連材料如鎢（W）、銅（Cu）在納米尺度下面臨電阻率急劇上升、電遷移失效等難題。金屬鉬（Mo）因優(yōu)異的電學(xué)性能和高溫穩(wěn)定性，成為理想的替代方案。納米尺度下，Mo的電阻率增長(zhǎng)幅度遠(yuǎn)低于鎢（W）和銅（Cu），且可同時(shí)應(yīng)用于互連層與柵極，適配先進(jìn)制程。

但高性能ALD Mo薄膜的工藝窗口窄、控制難度高，如何在大規(guī)模量產(chǎn)中兼顧電阻率、均勻性和臺(tái)階覆蓋率，一直是半導(dǎo)體行業(yè)攻關(guān)的重點(diǎn)。

(a)ALD工作原理示意圖：以三甲基鋁和水制備Al2O3薄膜為例；(b)ALD系統(tǒng)簡(jiǎn)化示意圖

無(wú)氟前驅(qū)體從源頭消除可靠性隱患

九峰山實(shí)驗(yàn)室化合物半導(dǎo)體中試平臺(tái)采取的工藝路徑突破的關(guān)鍵在于前驅(qū)體及反應(yīng)物的選擇。

傳統(tǒng)方案多采用含氟前驅(qū)體，氟殘留會(huì)帶來(lái)器件可靠性隱患。本工藝方案選用MoCl?O?作為前驅(qū)體，完全不含氟，從源頭避免了這一問(wèn)題；同時(shí)其高蒸汽壓特性可實(shí)現(xiàn)穩(wěn)定高通量輸送，滿足量產(chǎn)需求。

在反應(yīng)物方面，采用氫氣（H?）等離子體替代傳統(tǒng)高溫工藝，其高活性特性使之在400℃沉積溫度下即可完成高效沉積，避免高溫?fù)p傷襯底。既保證了薄膜質(zhì)量，又兼顧了器件兼容性。

此外，本工藝省去了傳統(tǒng)流程中制備氮化鉬（MoN）種子層的步驟，可直接沉積金屬M(fèi)o薄膜，減少工序、縮短周期、降低成本。

在工藝開(kāi)發(fā)初期，團(tuán)隊(duì)面臨前驅(qū)體傳輸不穩(wěn)定、沉積速率偏低等難題。經(jīng)過(guò)持續(xù)的技術(shù)攻關(guān)與設(shè)備-工藝聯(lián)調(diào)，團(tuán)隊(duì)逐一克服了一系列技術(shù)挑戰(zhàn)，最終成功實(shí)現(xiàn)了穩(wěn)定可控的量產(chǎn)工藝。

自研工藝協(xié)同國(guó)產(chǎn)設(shè)備

實(shí)現(xiàn)量產(chǎn)自主可控

除自研工藝開(kāi)發(fā)所具備的優(yōu)勢(shì)以外，本套工藝的核心亮點(diǎn)在于基于國(guó)產(chǎn)設(shè)備的協(xié)同開(kāi)發(fā)，針對(duì)國(guó)產(chǎn)ALD設(shè)備的反應(yīng)腔結(jié)構(gòu)、氣體傳輸系統(tǒng)等核心特性，精準(zhǔn)優(yōu)化工藝參數(shù)。

這種雙向適配帶來(lái)兩方面收益：一方面，發(fā)揮國(guó)產(chǎn)設(shè)備的精準(zhǔn)控制優(yōu)勢(shì)，實(shí)現(xiàn)原子級(jí)均勻沉積；另一方面，通過(guò)工藝優(yōu)化反哺設(shè)備，提升設(shè)備運(yùn)行性能。該工藝穩(wěn)定可控，可直接對(duì)接產(chǎn)業(yè)界量產(chǎn)需求，實(shí)現(xiàn)“國(guó)產(chǎn)設(shè)備賦能工藝、工藝反哺設(shè)備”的良性循環(huán)。

九峰山實(shí)驗(yàn)室ALD Mo國(guó)產(chǎn)設(shè)備

五項(xiàng)核心指標(biāo)直指產(chǎn)業(yè)要求

經(jīng)系統(tǒng)測(cè)試，九峰山實(shí)驗(yàn)室化合物半導(dǎo)體中試平臺(tái)所開(kāi)發(fā)的ALD Mo薄膜在五個(gè)維度上表現(xiàn)突出。

電阻率低：控制在9 μΩ·cm以內(nèi)，接近Mo體材料本征電阻率，遠(yuǎn)優(yōu)于傳統(tǒng)工藝（通常>15 μΩ·cm），可降低器件RC延遲（電阻電容延遲）、提升傳輸速度、減少功耗。

均勻性好：片內(nèi)均勻性（1sigma）為2%，片間均勻性低至0.334%，確保大面積晶圓上薄膜性能一致，為量產(chǎn)良率提供保障。

臺(tái)階覆蓋率優(yōu)良：依托ALD保形性優(yōu)勢(shì)，可完美覆蓋芯片復(fù)雜立體結(jié)構(gòu)，適配3D NAND、高端邏輯芯片等制造場(chǎng)景。

薄膜結(jié)構(gòu)致密、無(wú)明顯缺陷：可阻擋雜質(zhì)擴(kuò)散、提升抗氧化抗腐蝕能力，減少漏電風(fēng)險(xiǎn)，延長(zhǎng)器件壽命。

工藝簡(jiǎn)化：無(wú)需制備MoN種子層，直接沉積Mo薄膜，減少工序、縮短周期，降低材料與設(shè)備成本。

ALD Mo在高深寬比結(jié)構(gòu)(AR＞12：1 )中臺(tái)階覆蓋性良好

本次工藝的成功開(kāi)發(fā)，標(biāo)志著國(guó)內(nèi)首次在8英寸平臺(tái)實(shí)現(xiàn)ALD Mo工藝的開(kāi)發(fā)，且在關(guān)鍵指標(biāo)上達(dá)到量產(chǎn)要求。在3D NAND制造中，高臺(tái)階覆蓋率可完美適配垂直溝道結(jié)構(gòu)，助力提升存儲(chǔ)容量與讀寫速度。在7納米及以下邏輯芯片中，低電阻率直接帶來(lái)更低的RC延遲，運(yùn)算速度提升、功耗降低。在DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）制造中，高均勻性和致密結(jié)構(gòu)有助于提升器件穩(wěn)定性與壽命。

該工藝的成功突破也驗(yàn)證了一個(gè)判斷：國(guó)產(chǎn)設(shè)備與自主工藝的深度協(xié)同，完全可以交出高水平的答卷。